MODUL I

[KEMBALI KE MODUL I]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa 

7. Link Download

LAPORAN AKHIR 2

Percobaan 4

1. Jurnal [KEMBALI]

 

2. Alat dan Bahan [KEMBALI]

    1. Vcc

    2. Ground

    3. DIP Switch Pack 7

    4. J-K Flip Flop

    5. D Flip Flop

    6. Resistor

    7. LED

3. Rangkaian Simulasi [KEMBALI]

4. Prinsip Kerja Rangkaian [KEMBALI]

        Seperti pada gambar rangkaian di atas, terdapat dip switch pack 7, j-k dan d flipflop, dan led sebagai indikator outputnya. Rangkaian tersebut diberi tegangan Vcc 5 V.

        Rangkaian tersebut akan bekerja dengan cara memindahkan 7 switch sesuai keadaan pada tabel jurnal percobaan 4, dimana pada switch B0 dan B1 berguna sebagai Reset dan Set, kemudian B2, B3 dan B4 berguna sebagai J, Clock, dan K untuk J-K FlipFlop, serta B5 dan B6 berguna sebagai D dan Clock untuk D FlipFlop.

5. Video Rangkaian [KEMBALI]

6. Analisa [KEMBALI]

Soal :

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian ?
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian ?
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada flip flop !

Jawab :

1. Jika B0 (Reset/Clear) dan B1 (Set/Preset) diberi logika 0, maka yang terjadi adalah keadaan output menjadi tidak stabil. Ini bisa dilihat dari output pada percobaan, pada saat dijalankan pertama kali, maka hasil Q pada JK FlipFlop adalah 1, sedangkan pada D FlipFlop 0, kemudian saat set B0 ke 1 dan kembali ke 0 output pada D berubah menjadi 1. Karena keadaan tidak stabil inilah penggunaan Set dan Reset tidak boleh sama-sama berlogika 0 yang dinamakan dengan keadaan terlarang.

2. Saat B3 (Clock pada JK FlipFlop) diputuskan maka berpengaruh untuk JK FlipFlop saja, dimana saat kita variasikan input dari J dan K, maka tidak akan terjadi perubahan (not change) untuk Q dan Q' karena tanpa adanya clock maka flipflop dalam keadaan terkunci atau latch, sehingga untuk dapat mengubah output Q diperlukan clock.

3. Kondisi-kondisi pada flip-flop :

    - Kondisi Toggle

        Kondisi toggle terjadi jika suatu kondisi input atau masukan mengakibatkan output atau keluaran Q berkebalikan atau berlawanan dari kondisi sebelumnya saat dipicu. Keadaan ini dapat kita lihat pada percobaan 4 keadaan 7.

- Kondisi Not Change

        Kondisi not change terjadi jika suatu kondisi input atau masukan mengakibatkan output atau keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.

- Kondisi Terlarang

        Kondisi terlarang terjadi jika output atau keluaran Q dan Q' berlogika sama, yaitu saat set dan reset diberi logika 0 yang mengakibatkan suatu flipflop berubah dari stabil menjadi tidak stabil sehingga dikatakan dengan kondisi terlarang.

7. Link Download [KEMBALI]

|| [HTML] || [SIMULASI] || [VIDEO] ||